Merkittäviä puolijohdevalmistajia on markkinoilla enää käytännössä neljä: GlobalFoundries, Intel, Samsung ja TSMC. Etenkin GloFo, TSMC ja Samsung kilpailevat rajusti keskenään asiakkaista, vaikka Intelkin on viime vuosina ottanut joitain ulkopuolisia asiakkaita omille tehtailleen. Uutiskuvassa on Samsungin parhaillaan Etelä-Korean Pyeongtaekiin rakenteilla oleva puolijohdetehdas.
Samsung on esitellyt vielä varsin tuoreen 10 nanometrin prosessinsa rinnalle 11 nanometrin Low Power Plus -FinFET-prosessin. Nykyiseen 14 nanometrin LPP -prosessiin nähden 11LPP:n kerrotaan mahdollistavan noin 10 % pienemmän pinta-alan ja 15 % paremman suorituskyvyn ilman, että tehonkulutus muuttuu. Samsungin mukaan prosessi on suunniteltu edullisimman pään ja keskiluokan piireille. Yhtiö uskoo saavansa prosessin käyttöön ensi vuoden ensimmäisellä puoliskolla.
Samassa yhteydessä Samsung päivitti tulevan 7 nanometrin Low Power Plus FinFET -prosessinsa kuulumisia. EUV-litografiaa (Extreme UltraViolet) hyödyntävän prosessin kehitystyö on yhtiön mukaan aikataulussaan ja sen käyttöönoton odotetaan tapahtuvan ensi vuoden jälkimmäisellä puoliskolla.
Lähde: Samsung
Ei taida intelin bisnekset sujua.
Intel fabs to churn out 10nm ARM chips for LG smartphones next year
LG disappointed by sales of flagship smartphone
Eipä nuo firmojen itse ilmoitetut prosessien viivalevyydet kerro kaikkea. Osa kertoo mitä sattuun kun markkinointiosasto vaatii.
Se kertoo valmistustekniikan. Tuote on aina eri asia.
Esim. 0.7mm kynällä voi piirtää 0.7 viivaa, kuten myös esim. 1.0 mm.
Se kertoo ohuimman osan.
Se on valitettavasti totta, mutta tässä vaiheessa ei ole sen kummempia detaileja julki
Luultavasti pii eri ole tarpeeksi puhdasta jotta muutaman atomin transistorit toimisivat luotettavasti.
Raha merkitsee enemmän kuin muutaman atomin poistaminen.
Noissa mikropiirien valmistustekniikoissa ei kerro, ei ole enää yli 10 vuoteen kertonut.
Mikropiirejä ei valmisteta koneistustapeilla.
Noissa mikropiirien valmistustekniikoissa nuo luvut vaan on täysin puhtaita markkinointinumeroita, eikä kerro mitään siitä mitä niillä oikeasti voi valmistaa.
Millään nykyisin käytössä olevalla valmistustekniikalla ei voi piirtää 10nm tai 14nm viivaa, vaikka valmistustekniikkaa tällaisella nimellä myydään.
Esim. TSMC "16nm" valmistusprosessi on mitoiltaan täysin identtinen TSMCn "20nm" valmistusprosessin kanssa, sillä erolla, että "16nm" prosessissa käytetään finfet-3d-transistoreita joiden ansiosta ne transistorit vuotaa vähemmän ja toimii nopeammin.
ja sitten kun tästä valmistustekniikasta tuli vielä uudempi versio, jossa oli tehty jotain pientä viilausta, sitä alettiinkin kutsua "12nm" valmistusprosessiksi.
Samsungin "14nm" prosessilla kahden johdon todellinen minimiväli on 64 nanometriä ja transistorin minimikoko 48 * 84 nanometriä.
Intelin "14nm" prosessilla kahden johdon todellinen minimiväli on 52 nanometriä ja transistorin minimikoko on 42 * 70 nanometriä.
Tällä on hyvin vähän tekemistä puhtauden kanssa. Jos eristävä kerros on liian ohut, se ei vaan millään enää eristä kovin hyvin vaan osa elektroneista pääsee läpi.