Intelin mukaan sen Floating Gate Cell -teknologiaan perustuvat QLC-solut ovat selvästi perinteiseen Charge Trap Cell -teknologiaan perustuvia QLC-soluja luotettavampia.

Intel on kertonut Memory/Storage Day -tapahtumassaan yhtiön lähitulevaisuuden suunnitelmista muistiteknologioiden saralla. Yhtiö silmäileekin tällä hetkellä jo 5 bittiä soluun tallentavien NAND-solujen suuntaan.

Intelin mukaan sen Floating Gate Cell -teknologia on monin tavoin perinteisiä Charge Trap Cell -teknologioita parempi. Sen kerrotaan esimerkiksi parantavan jännitetasojen erottelua eri solujen välillä ja parantavan datan säilyvyyttä. Yhtiön mukaan sen CMOS Under Array -teknologian käyttö yhdessä FG-teknologian kanssa tekee yhtiön 96-kerroksisista NAND-siruista markkinoiden tiheimpiä. Kehitys ei kuitenkaan ole pysähtynyt ja yhtiö uskoo aloittavansa 144 kerroksisten NAND-sirujen valmistuksen ensi vuonna.

Markkinoille on tuotu askel askeleelta enemmän bittejä per solu tallentavia ratkaisuja. Useampien bittien tallenus solua kohti parantaa muistien kapasiteettia, mutta samalla heikentää niiden luotettavuutta. Nykyisellä neljä bittiä soluun tallentavalla QLC-tekniikalla solussa on jo 16 eri jännitetasoa ja mitä enemmän jännitetasoja on, sitä pienempi on solun lukuikkuna ja sitä pienemmät vuotovirrat voivat vaikuttaa datan lukemisen tarkkuuteen. Intelin mukaan sen FG-teknologia mahdollistaa paitsi alun alkaen suuremman lukuikkunan, myös pitkässä juoksussa kymmeniä prosentteja suurempana pysyvän lukuikkunan, mikä parantaa datan säilyvyyttä. Yhtiön mukaan se uskoo FG-teknologian taipuvan myös seuraavaan askeleeseen eli viiteen bittiin per solu. Viisi bittiä tallentavissa soluissa on jo 32 erillistä jännitetasoa.

Lähde: Intel

This site uses XenWord.
;