AMD:n Scott Herkelman varmisti jo syyskuussa yhtiön julkaisevan RDNA3-arkkitehtuurin 3. marraskuuta. Nyt yhtiö on julkaissut asiasta myös virallisen tiedotteen ja varmistanut livestream-lähetyksen.
AMD:n ”together we advance_gaming” -otsikon saanut livestream-tapahtuma pidetään torstaina 3. marraskuuta kello 22.00 Suomen aikaa. Tapahtumassa tullaan esittelemään seuraavan sukupolven Radeon-näytönohjaimia, jonka lisäksi yhtiön isokenkäiset kertovat yksityiskohtia tulevasta arkkitehtuurista.
Tähän mennessä RDNA3-arkkitehtuurin on luvattu tarjoavan yli 50 % parempaa energiatehokkuutta, kuin nykyinen RDNA2-arkkitehtuuri. Parempi energiatehokkuus on monen asian summa, josta oma osansa tulee TSMC:n 5 nanometrin luokan prosessista. Myös uudelleen suunnitellut Compute Unit -yksiköt ja muut mikroarkkitehtuurioptimoinnit painavat vaa’assa, samoin kuin seuraavan sukupolven Infinity Cache -välimuisti.
RDNA3 tulee olemaan ensimmäinen kuluttajille suunnattu GPU-arkkitehtuuri, jossa ainakin osa malleista tulee perustumaan useampaan ”pikkusiruun” tai ”chiplettiin”. Huhumarkkinoilla todennäköisimpänä on pidetty yhden laskentayksiköitä sisältävän GCD:n ja useamman muistiohjaimen ja välimuistin sisältävän MCD:n rakennetta, jossa MCD-sirut valmistettaisiin edullisemmalla 6 nanometrin prosessilla, mutta muitakin vaihtoehtoja on spekuloitu.
Lähde: AMD
Tuskin aiheuttaa mitään ongelmia. Huhuissahan niissä chipleteissä on muistiohjaimet ja cache. Ytimien yms sijoittamisesta niihin en ole nähnyt huhuja, joten noiden pitäisi näkyä itse monoliitti gpu:lle vain hiton nopeana muistiväylänä.
Se, mitä huhut sanoo on, että siellä on tasan yksi laskentalastu että mitään kuormaa ei tarvi jakaa yhtään minkään välillä.
Ainoastaan muistiohjaimet ja niiden yhteydessä oleva memory-side cache on laitettu omille piilastuilleen, mutta tämä ei väylätopologialtaan eroa mitenkään siitä miten se olisi ihan yhdellä piirillä, mikäli uloimman tason välimuisti olisi samalla avalla memory side cacheä. Tämä on ihan UMA, ei mikään NUMA.
… toisin kuin RDNA3ssa, jossa sitä varsinaista toiminnallisuutta EI ole niillä muilla kuin yhdellä piilastulla. Muut piilastut kuin yksi RDNA3ssa on ihan pelkästään datan talletusta ja siirtelyä varten, ei mitään varsinaista logiikka varten.
Että tämän puolesta se Xenos oli enemmän "chiplet-design" kuin RDNA3.
Vaikka firmalla on lainaa niin ei se sitä tarkoita etteikö osinkoa voi maksaa, mikäki korkojen jälkeen jää voittoa. Tuolloin korot olivat vielä hyvin alhaalla niin tokihan kannatti ottaa halpaa kehitysbudjettiä jonka makso pois kun korot alko nouseen.
Joku huhu oli useammasta laskentachipletistä, mutta se ilmeisesti oli ankka. Itse laskisin "chipletit" juuri useammaksi laskentasiruksi mutta ilmeisesti tuo on vain yksinkertaisempi mcm jossa eri asiota eri piireillä. Tuossa tapauksessa niitä ongelmia ei varmaan niin paljoa tule.
Chiplettien välinen datansiirto vie virtaa ja on hitaampaa, kuin jos ne olisivat samalla piilastulla. Lisäksi siitä alustasta tulee jonkinverran lisäkustannuksia..
Huhujen mukaan itse laskentachiplettejä on se yksi. On toki huhuja ollut että tupla malli olisi tulossa, mutta ainoastaan pro puolelle.
Se miten paljon vie virtaa on varmaan aika pitkälti kiinni siitä minkä välillä se silta on. Mikäli toi huhuttu malli pitää paikkaansa että on laskentachipletti ja 6kpl muisti/cache chiplettejä, niin tuskin tähän malliin olisi lähdetty jos kulutus olisi merkittävästi suurempi.
Mitä tulee alustan lisäkustannuksiin, niin ne muuttuu aika nopeasti plussan puolelle kun saannot on noiden muistiohjain/cache chiplettien kohdalla todella suuret koska ne on merko pieniä. Ja itse laskentachipletti on myös varsin pieni jos sitä vertaa vaikka RTX4090 lastuun joten saannot tulee olemaan myös tämän laskentachipletin kohdalla varsin hyvällä tasolla joka painaa hintaa alas.
Ja koko homman hienous on siinä että AMD voi halutessaan tehdä helpon refreshin näistä vaihtamalla muisti/cache chipletit toisiin, eli suuremman cachen chipletteihin.
Joka ei korjaa chiplettien aiheuttamia kuluja tai sitä hitautta, joka on sen muisti ja laskentachipletin välillä.. Cachea täytyisi lisätä laskentachiplettiin..
Sekin on hyvä kysymys, kuinkapaljon tulee sutta ja sekundaa chiplettien asentamisessa alustalle. Se voi helposti syödä pienemmistä chipleteistä saatavan hyödyn.. Ja onko tuollekin vaiheelle vapaata valmistuskapasiteettiä /tarevikkeita..
Kertokaas hölmölle, tarjoaisiko tuo mahdollisuuden pistää noiden pikkuchiplettien tilalle HBM muistit (ohjaimineen)?
Täällä on jo aiemmin todettu että riittävän nopean väylän rakentaminen itse laskenta chipletin ja muistiohjain/cache chipletin välille ei ole mikään ongelma.
Ainoastaan sinä tunnut siitä nyt tekevän ongelman.
Koska laskenta chipletillä ei ole muistiohjaimia, niin teoriassa kyllä se olisi mahdollista.
Äkkiseltään tuntuu, että jossain applikaatiossa tuolla voisi ollakkin käyttöä, lisäksi jos sen HBM:n takana olisi pro ssg:n tyylisesti jokunen tera hitaampaa muistia. …mutta tuossa kyllä varmastikkin ollaan aikalailla peliapplikaatioiden ulkopuolella.
GPU:t ovat yleisesti selkeästi muistinnopeusrajoitteisia, enemmän tai vähemmän. JA eri chiplettien välinen liikenne on väistämättä hitaampaa, kuin samalla sirulla tapahtuva liikenne. En näe järkeä ummistaa silmiä faktoilta. Nopean, ylimääräisen väylän rakentaminen myöskin syö transistoribudjettia ja toiminta vie energiaa, tyhjästä ei voi nyhjästä.
Ei suoraan tilalle, mutta tarjoaisi mahdollisuuden tehdä muistiohjainpiiristä versio, jossa GDDR6-muistiohjaimen sijasta olisi HBM2/HBM3-muistiohjain, ja sen muistiohjainpiilastun päällä se HBM2/3-pino.
Tällä hetkellä ei liene kustannussyistä järkevää pöytäkoneessa, mutta voisi olla järkevä läppäripiirissä.
Uskaltaisin väittää vastaan, koska ounastelisin että kaista muistiohjaimelta muistipiirille on suurempi pullonkaula, kuin laskentachipletiltä muistiohjainchipletille
edit: joo, varmasti "ylimääräisen väylän rakentaminen syö transistoribudjettia", mutta oon aika varma, että syö huomattavissakin määrin vähemmän mitä muistiohjaimet ite laskentachipillä, omine muistiohjainkohtaisine cacheineen. On sitä kakkua takuuvarmasti myös ite laskentachipeillä ja muistiohjaimelta toiselle ei tarvitse datan liikkua.
Kokonaisnopus on viiveiden ja hitauden summa., ei niistä hitain kohta. Nyt tuo chiplettien viive tulee myös erillisellä chipletillä olevan cache hakuihin..
kerkesin editoidakkin tuossa ylle, mutta.. ratkasu on aika tyhmä jos se muistiohjaimen kakku olisi yhtään muuta kuin sen muistiohjainkohtaisen muistin kakkua. Tällöin muistiohjainchipletiltä toiselle ei ole liikennettä, vaan laskentachipletillä on oma kakkunsa, jota syötetään perus muisteja nopeammin noista muistiohjainkohtaisista kakuista.
AMD tuskin kasailisi Ryzeneitä chipleteistä jos sen paketin kasaaminen olisi oikeasti noin vaikeaa kuin yrität sanoa. Eikä sen gpun kasaaminen voi olla sitä Ryzeniä hankalampaa, joten kokemusta pitäisi hommasta jo olla riittävästi siihen, että se saadaan toimimaan halutusti riittävillä saannoilla
Kerrotko nyt sitten kun tunnut tietävän että mitä sellaista extraa joudutaan tuossa chiplet ratkaisussa tekemään sihen kahden chipletin välille joka:
– Lisää merkittävästi virrankulutusta (Tuskin lisää koska vedot on todella lyhyet)
– Lisää merkittävästi transistori budjettia (Tuskin lisää koska moniliittisellä piirillä pitää olla myös logiikka muistiohjaimelta eteenpäin)
– Lisää merkittävästi viiveitä (Tuskin lisää koska edelleen vedot on lyhyet)
– Tekee siitä hitaan (Tuskin tekee koska vedot on lyhyet ja olisi täysin järjetöntä tehdä siitä tahallaan hidas)
Eikö nämä ole ne sun bullet pointit tässä asiassa? Jos siis verrataan monoliittiseen ratkaisuun.
EDIT: Niin ja mehän ei edes tiedetä että millaista paketointia AMD tuossa käyttää, voi olla että vedetään kani hatusta ja käytetään jotain uutta paketointia jota ei olla vielä nähty.
Jossain olikin mielestäni maininta, että livestriimi on tulossa julkaisusta.
edit. Siis myös Sampsan ja Petruksen toimesta.
Tulee mun ja Oskarin pitämänä ellei mitään dramaattista tapahdu
Sepä, jotain renderöintejä on näkyny, AMD의 새로운 RDNA3, RX 7000 시리즈 미리보기 tuolta ainakin nopsaan mitä katsoin, niin luulen että tuo igor labsin arvaus on ehkä lähimpänä…
Jokatapauksessa, huomenna varmasti viisastutaan huomattavasti. Tässähän tulee kiire spekuloida kaikkea sitä ennen!
Vetojen pituutta ja komponenttien tarvetta tulee verrata tilanteeseen, jossa vedot eivät tule ulos piisirusta.
Tuollaisissa vedoissa on hyvin huonot ominaisuudet VS piisirun sisäiset vedoihin ja jopa niidenkin kanssa on ollut välillä ongelmia, kun nopeutta on kelattu mahdollisimman ylös. Tulssa on pari liitosta ja kaikenmaailan komponenttejä siellä piissä välissä. Tälloin kulee sitä virtaa ja mitä nopeampi väylä, niin sitä enemmän..
Olet oikeasssa siinä että veto piirin ulkopuolella on huonompi kuin veto piirin sisäpuolella, mutta ero on nykyään paljon pienempi kuin ennen. TSMC markkinoi nykyään montaa kehittynyttä pakentointitekniikkaa, jolla saadaan viivanleveydet piirien välille paljon pienemmiksi kuin ne on ollut aiemmin. N31 ja N32 huhutaan käyttävän TSMC:n InFO_OS paketointia, jossa on 35um bump pitch.
AMD Confirms Radeon RX 7000 "RDNA 3" GPUs To Include New Features Targeting High-Resolution & High Frame-Rate Gaming
wccftech.com
Wccftech näyttää spekuloivan, että AMD julkistaisi FSR 3.0:n Radeon 7000-sarjan mukana
Jep. Tänää tuli tosiaan tämä AMD:n dia mieleen
Jossa selvästi kerrotaan että jotain uutta paketointia tullaan käyttämään. Jos se perustuisi samaan kuin ollaan nähty Zen kanssa, niin tuskin sitä tarttis mainostaa "Advanced Chiplet Packaging". Joten eiköhän sieltä vähän hifimpää settiä ole tulossa.
Kaista ja viive on täysin eri asioita.
GPUt sietää viiveitä paljon paremmin kuin CPUt.
Kaistaa taas saa helposti lisää kun vaan tekee väylästä leveän tai laittaa monta väylää rinnakkain.
Ja tässähän on kuusi täysin erillistä muistiohjainpiiriä joista jokaiselle riittää melko pieni väylä koska jokaiseen tulee vain kuudesosa muistiaccesseista. Kun jokainen huolehtii vaan kuudesosasta muistista.
Virrankulutus joka tulee väylästä joka menee muutaman millin saman paketin sisällä on todella pientä verrattuna väylään joka menee useita senttejä piirilevyllä (se itse muistiväylä)
Ja kyllä piirin sisäisetkin väylät tarvii transistoreita; Se, että piiri on kahden piilastun välillä eikä yhden piilastun sisällä ei merkittävästi lisää kokonaistransistorimäärää ellei väylähierarkiaan joudu tekemään useampaa tasoa. Sen sijaan ulkoiset väylät vaativat yleensä isompia transistoreita, mutta pari milliä paketin sisällä menevälle väylälle riittää paljon pienemmät transistorit kuin monta senttiä piirilvyllä menevälle väylälle.
Että joo, kyllä siinä hiukan on pinta-alaa, virrankulutusta ja lisäviivettä mutta nämä eivät ole mikään merkittävä asia. Kuvittelet niiden merkityksen/hinnan paljon todellista suuremmaksi.
Totta mutta AMD:llä on CPU puoli aika paljon tärkeämpi vs. näykkärit. Laitetaan AMd:n CPU vs. NVIDIA:n CPU myynnit niin saadaan se ero myös sieltä mihin toisen kannattaa satsata. Toki AMD:n 7000 sarjan prossun myynti sakkaa melko reippaasti joten luulen että niiden hintaa tullaan viilaamaan ennen joulumarkkinoita. Odotan kunnon mustan perjantain hintoja emoille ja prossuille
Sitä kutsutaan MI300:ksi
AMD on suunnitellut jotain FPGA-maisia yksiköitä vissiin prosessoriin normaalien suoritusyksiköiden rinnalle, ja sitten Xilinxiltä on tulossa AI-kiihottimia prossuihin.