TSMC:n N4-prosessin riskituotanto käynnistyy nykyaikataululla jo vuoden kolmannella neljänneksellä, kun alun perin sen piti alkaa vasta viimeisellä neljänneksellä.

Puolijohdevalmistuksen terävimmässä kärjessä ei ole lisätty junaan jarruja, vaan TSMC on ilmoittanut jopa kiihdyttäneensä tulevan N4-prosessin aikataulua. Yhtiö kertoi 2021 Technology Symposium -tapahtumassaan lisäksi muun muassa tulevista paketointiteknologioistaan.

TSMC:n N4-prosessi on nimellisesti neljän nanometrin kokoluokkaa, mutta se on samaan tapaan osa 5 nanometrin perhettä, kuin N6 on osa 7 nanometrin perhettä. Todellisuudessa nanometrit ovat vain markkinointilukuja, mutta ne antavat jonkinlaisen yksinkertaistetun kuvan prosessien välisistä suhteista.

Yhtiön mukaan sen N4-prosessin kehitystyö on sujunut niin hyvin, että yhtiö tulee aloittamaan sen riskituotannon jo vuoden kolmannella neljänneksellä. Alkuperäisen suunnitelman mukaan prosessin riskituotannon oli tarkoitus alkaa vasta vuoden viimeisellä neljänneksellä.

5 nanometrin prosessiperhe sai tapahtumassa myös uuden jäsenen N5A-prosessista, joka on sertifioitu autoteollisuuden AEC-Q100 Grade 2 -standardin mukaiseksi. Prosessi aiotaan saada tuotantokäyttöön ensi vuoden kolmannella neljänneksellä.

Seuraava täysin uusi prosessiperhe on nimellisesti 3 nanometrin kokoluokkaa. Tämänhetkisen aikataulun mukaan TSMC saisi N3-prosessin massatuotantoon ensin vuoden jälkimmäisellä puoliskolla. Prosessin odotetaan tarjoavan parantavan transistoritiheyttä 70 % N5-prosessiin verrattuna samaan aikaan kun suorituskyky nousee 15 % tai tehonkulutus laskee 30 %.

Piirien paketointipuolella kuultiin puolestaan uutta 3DFabric-termin alle osuvista teknologioista. Yhtiön mukaan se tulee kasvattamaan sekä InFO_oS- (Integrated Fan-Out) että CoWoS-paketointien (Chip on Wafer on Substrate) suurinta sallittua piirikokoa nykyisestä vielä kuluvan vuoden aikana.

Lisäksi yhtiön TSMC-SoIC 3D-paketointiteknologia tullaan validoimaan kahden N7-prosesilla valmistetun sirun yhteenliittämiselle loppuvuodesta, mutta varsinainen massatuotanto on käynnistymässä vasta ensi vuoden puolella. Huhujen mukaan AMD:n X3D-paketointi tulevissa V-Cache-välimuistisirulla varustetuissa Zen 3 -prosessoreissa tulisi hyödyntämään TSMC-SoIC-prosessia.

Lähde: TSMC

This site uses XenWord.