Vaikka piirin ominaisuudet on päätetty ja ainakin osin myös kehitetty Euroopassa, hoitaa intialainen Open-Silicon Research varsinaisen fyysisen toteutuksen suunnittelun.

Eurooppa on pikkuhiljaa alkanut heräämään siihen todellisuuteen, että tehokkaat HPC-käyttöön (High Performance Computing) suunnatut prosessorit, kiihdyttimet ja laskentapiirit kehitetään Pohjois-Amerikassa ja Aasiassa. Tämän johdosta perustettiin European Processor Initiative eli EPI, jonka ensimmäinen askel on Rhea-perheen järjestelmäpiirit.

Rhea-järjestelmäpiirit tulevat perustumaan sekä ARM- että RISC-V-arkkitehtuureihin ja sen kehitystä johtaa SiPearl. Yhtiö on nyt ilmoittanut yhdessä OpenFiven intialaisen siiven Open-Silicon Researchin kanssa yhteistyösopimuksesta, jonka mukaan OSR tulee olemaan vastuussa järjestelmäpiirin fyysisestä toteutuksesta. Järjestelmäpiirissä tullaan hyödyntämään myös OSR:n osaamista 2,5D-paketoinneissa sekä yhtiön kehittämiä piirien välisiä yhdysväyliä ja HBM2E-ohjaimia.

Euroopan ensimmäinen oman HPC-järjestelmäpiirin tarkat tekniset yksityiskohdat ovat vielä osittain epäselviä, mutta EPI:n julkaiseman roadmapin mukaan siinä tullaan hyödyntämään Armin kehittämiä Zeus-palvelinytimiä, joita järjestelmäpiirissä tulee olemaan yhteensä peräti 72, sekä joukkoa erilaisia kiihdyttimiä. Piiristä tiedetään löytyvän tässä vaiheessa RISC-V-arkkitehtuuriin perustuva EPAC:ksi ristitty kiihdytin, suuresta määrästä pieniä ytimiä rakentuva Multi-Purpose Processor Array- eli MPPA-kiihdytin, ohjelmoitava sulautettu FPGA (eFPGA, embedded Field-Programmable Gate Array) sekä erillisiä kryptografiayksiköitä. Järjestelmäpiirin muistitarpeisiin vastataan neljällä HBM2E-muistiohjaimella ja 4-6:lla DDR5-muistiohjaimella.

Rhea-järjestelmäpiirit tullaan valmistuttamaan TSMC:n 6 nanometrin N6-valmistusprosessilla. Järjestelmäpiirin on tarkoitus valmistua vielä kuluvan vuoden aikana.

Lähde: SiPearl (PDF),

This site uses XenWord.