Muististandardeja hallinnoiva JEDEC on julkaissut virallisesti DDR5-muististandardin. DDR5-muistien odotetaan saapuvan markkinoille ensi vuoden aikana.
DDR5-muistin kuluttajalle näkyvin muutos on luonnollisesti nopeuksien kasvaminen. Ensimmäisten muistien odotetaan toimivan DDR5-4800-nopeudella eli 50 % nopeammin, kuin virallisen DDR4-standardin maksimi DDR4-3200. Nykyinen DDR5-spesifikaatio tukee maksimissaan DDR5-6400-nopeutta. Mikäli maksiminopeutta ei tulla nostamaan standardin päivityksellä, tulevat valmistajat oletettavasti julkaisemaan tuttuun tapaan selvästi virallista standardia nopeampia muisteja kuten ennenkin. Esimerkiksi SK Hynix on asettanut omaksi tavoitteekseen DDR5-8400-nopeuden.
Osa DDR5:n merkittävistä muutoksista on tuttuja jo aiemmista muististandardeista, kuten GDDR6:sta. Yhden 64-bittisen kanavan sijasta kullekin muistikammalle kulkee kaksi toisistaan riippumatonta 32-bittistä kanavaa (40-bit ECC-virheenkorjauksen kera). Samalla muistipankkien määrä on kaksinkertaistettu 32:een ja muistihakujen pituus on kaksinkertaistettu kuuteentoista tavuun. Myös muistisirujen tiheys tulee kasvamaan entisestään. Muita muutoksia ovat muun muassa aiempaa pienemmät käyttöjännitteet sekä jännitehallinnan siirtäminen emolevyltä muistikammoille. Syvemmästä teknisestä analyysistä kiinnostuneille suosittelemme esimerkiksi AnandTechin artikkelia.
DDR5-muistien odotetaan saapuvan markkinoille ensi vuoden aikana AMD:n Zen 4- ja Intelin Sapphire Rapids -arkkitehtuureiden myötä.
Lähde: Jedec
Jännittävää nähdä meneekö AMD pelinopeuksissa kärkeen näillä… ja hintalappu tietysti.
Jahas, jos päivittäs sitten koneen kun nämä ilmestyy.
Tarvitaan myös näitä tukeva emo/prossu eli Ryzen5000
Vuonna 2022 voisit ehkä päästä päivittelemään.
Sama kanta on käytössä kuin ddr4, joten seuraakohan tästä jänniä tilanteita?
Antavatko nämä isonkin boostin jos näihin siirtyy DDR3:sta?
Kyllä ne boostit tulee enemmän sieltä uudemmasta prosessorista, mutta nämä auttavat entistä paremmin sitä prosessoria tarjoamaan potentiaalinsa verran suorituskykyä
Jos noin on, tuntuu todella typerältä. Eikö muistit jo nykyisellään ole epävakaita yli 55asteen lämmössä?
Kiinnostavaa miten ongelmat vältetään jos lämpökuormaa muistimodulilla lisätään entisestään.
Tuossa dokumenttissa oli juuri mainittu, että jännitteen toleranssi on haluttu paremmaksi ja muistimoduulien hallittavaksi, joka nyt kai toteutuukin.
Sivulla 11 oli mainittu advanced telemetry, jota kautta varmaan voinee säätää hyvinkin laajasti toimintaa.
Riippuu varmasti vähän prosessorista ja millaisilla latensseilla muistit toimii.
Alhaisten jännitteiden kanssa pidemmät vedot tuo entistä enemmän ongelmia. Tuo on oikeastaan todella hyvä uudistus kun emon virransyöttö ei ole enää muisteja rajoittavana tekijänä. Siis virransyöttö ja johdotukset.
Eiköhän ylikellotusta varten tule jokin keino ohjailla muisteja. En usko että sitä on ainakaan kokonaan estetty.
Muistivalmistaja voi tässä systeemissä itse valita tasan tarkkaan jännitteen millä muistipiirit toimivat sillä testatulla ja luvatulla kellotaajuudella. Ja voi jopa yksilöllisesti ohjelmoida jännitteensyötön, eikä emon keskinkertainen VRM tai muu vastaava todennäköisesti pysty heikentämään kellottuvuutta kovin herkästi.
Huonosti suunnitellut signaalilinjat jäävät vielä mahdolliseksi ongelmaksi, mutta siitä ei päästä eroon, ellei muisteja aleta paketoida CPU-paketointiin.
Ei taida olla julki vielä ellei speksissä ole mainittu jotain.
"Tuplaantuvat latenssit" on liioittelua jopa pelkkinä numeroina, puhumattakaan toteutuvista latensseista nopeampien muistien kautta
data-unfurl="true" data-result-id="58819" data-url="https://www.techspot.com/news/62129-ddr3-vs-ddr4-raw-bandwidth-numbers.html" data-host="www.techspot.com" data-pending="false">
class="link link--external fauxBlockLink-blockLink"
target="_blank"
rel="nofollow noopener"
data-proxy-href="">
DDR3 vs. DDR4: Raw bandwidth by the numbers
http://www.techspot.com
Kun jännite laskee, niin kun siinä on emolla johdetta, liitin ja kammassa vielä johdetta, niin ne jännitteet ovat itse piireillä sitten vähän sieltä tännepäin. Tuo vakauttaa tilannetta suuresti.
Lisäksi tosiaankin emonvalmistajat eivät pääse ryssimään hommaa läheskään niin helposti.
Tehdäänköhän kammalla kaikki sen tarvitsemat jännitteet tuosta 12V:stä?
Ja tuokin on hyvä juttu, jotta tuo jännite otetaan 12V:sta. Askel jälleen uusiin, vain 12V:n järjestelmiin..
Onkohan tuolle DDR4:ssäkin esiintyvään bugiin tehty korjausta (jonka avulla voidaan korruptoida muisti sisältöä)?
Tämänkin kuvan mukaan kyllä. Jotain mainintoja on 3,3V myös. Maksullinen on tuo juuri julkaistu whitepaper, jossa varmaan tarkemmin kaikki..
Päivittelyä siis luvassa parin kolmen vuoden päästä
Luulisi nykyaikana että 3.3v riittäisi . Käyttöjännitehä noilla on 1.1v
Kaikki ylimäääräinen jännite on kuitenki vain lämpöä. Jospa asia selkeytyy kum ensimmäiset tuotteet valmistuu.
Kaikki ylimääräinen virta aiheuttaa sitä lämpöä johtimissa. Virtaa saa pienemmäksi jännitettä kasvattamalla, ja tuo 12V on aika ideaalinen kompromissijännite.
Siksi siellä on HAKKURI tyyppinen regulointi. Se ei kypsennä ylimääräistä jännitettä lämmöksi, niinkuin perinteinen, lineaarinen regu.
PC puolella on nykyään pyrkimys luopua täysin powerin antamista 5V:n ja 3V3:n jännitteistä. 12V:stä saadaan tehtyä jännitteet emolla tai kohteessa oikein hyvin ja pienemmät virrat ovat se hyvä juttu.
Jos laite vie esim 5W, niin
1V1 ->4A55
3V3, kun stepdown hakkurin (1V1 jännitteeseen) hyötysuhde on 0,95: -> 1A59
12V,, kun stepdown hakkurin (1V1 jännitteeseen) hyötysuhde on 0,95: -> 0A44
Ja mitä pienempi virta, sen pienempi liitin (kunhan jäänite ei ole niin suuri, että lyö läpi (esim satoja voltteja) käy.
Noissa on nyt varattu virransyöttöön ilmeisesti 3 pinniä (12V), se tekisi 0A15 per pinni, joka on ihan ok, jos kampa veisi 5W
Kyllä nämä reippaasti yli tuplan maksavat ddr4 muusteihin verrattuna, luultavasti paljon ennemmän, mutta siinä ei mitään uutta ole. Parissa kolmessa vuodessa ne alkavat sitten tasaantua. Siitä syistä kuluttajatuotteiden uudet muistin tulevat yleensä myöhemmin kuin servereihin.
Kellojaksoissa mitattuna latenssit ovat tosiaan jotakuinkin tuplaantuneet aina DRAM-sukupolvesta seuraavaan siirryttäessä. Mutta koska myös kellotaajuudet ovat vastaavasti kasvaneet kaksinkertaisiksi jokaisen uuden sukupolven myötä, niin absoluuttiset latenssit – nanosekunneissa mitaten – ovat pysyneet osapuilleen samoina. Syynä tähän on se, että DRAM-muistien ytimessä oleva kondensaattori-transistorimatriisiteknologia on pysynyt suurin piirtein samanlaisena vuosikymmenien ajan, ja näistä matriiseista datan lukeminen ei ole merkittävästi nopeutunut. Karkeasti ottaen ainoa (tai no ei ainoa, mutta tärkein) asia mikä muistisukupolvien välillä on muuttunut on se, että dataa on siirrytty lukemaan DRAM-matriiseista yhä suurempina blokkeina, joissa dataa siirtyy rinnakkain aiempaa enemmän, vaikka yhden blokin lukeminen kestääkin yhtä kauan kuin ennen. Kun näiden blokkien sisältö sitten järjestetään DRAM-sirun muistiväylärajapinnassa uudelleen niin, että bittejä on vähemmän rinnakkain mutta enemmän peräkkäin, niin dataa pystytään tykittämään prosessorin muistiohjaimelle nykyisenlaisilla päätähuimaavilla kellotaajuuksilla.
Saatat muuten olla oikeassa siinä, että jokaisen uuden muistisukupolven tullessa markkinoille absoluuttiset latenssit ovat väliaikaisesti vähän kasvaneet. Minullakin on nimittäin se muistikuva, että silloin kun DDR4 oli suhteellisen uusi standardi, niin useimpien saatavilla olleiden DDR4-kampojen CAS-viive oli jonkin aikaa vähän pitempi kuin senhetkisissä keskihintaisissa DDR3-kammoissa. Kaipa tämä johtuu siitä, että uusi teknologia on aina aluksi vähän epäkypsää ja optimoimatonta. Kuitenkin pitkässä juoksussa absoluuttiset latenssit ovat aina lopulta alittaneet edellisen muistisukupolven vastaavat. Muistelen että 1. sukupolven DDR-muistien loppuaikoina tyypillinen CAS-latenssi 400 MHz:n (oik. 200 MHz) kellotaajuudella oli 2.5 kellojaksoa (12.5 ns), kun taas DDR3-muistien loppuaikoina se oli 1600 MHz:n (=800 MHz) kellotaajuudella keskihintaisissa muisteissa 9 tai 10 (11.25 tai 12.5 ns). Vastaavasti nyt kun DDR4-teknologia on jo pitkään ollut kypsää, on tyypillinen CAS-latenssi 3200 MHz:n (1600 MHz) taajuudella 16 kellojaksoa (10 ns).
– – –
Itseäni DRAM-muistien kehityksessä eniten mietityttää se, että kellotaajuuksien jatkuva nousu yhdistettynä jokaisen sukupolven myötä laskeviin jännitteisiin tuntuu olevan aikamoinen paradoksi. Ei voi kuin ihmetellä, miten muistien luotettavuus saadaan pidettyä entisellään ja muistiväylän signaalien muutosajat saadaan pakotettua yhä lyhyemmiksi entistä alemmista jännitteistä huolimatta. Nojautuuko tämä kehitys (edes joltain osin) sen varaan, että transistorien sähköiset parametrit saadaan uudempien valmistusprosessien avulla pidettyä yhä tiukempien toleranssien sisällä?
Mikäli vastaus edelliseen kysymykseen on kyllä, on ehkä syytä olla huolissaan. Kun nimittäin on yleisesti tiedossa, että puolijohteiden ja muiden mikrosiruissa käytettyjen materiaalien sähköiset ominaisuudet muuttuvat vähitellen käytön myötä elektromigraation ja hot carrier injectionin tyyppisten ilmiöiden vaikutuksesta, niin on mahdollista, että esim. signaalien muutosajat eivät pysy korkeiden kellotaajuuksien edellyttämien tiukkojen speksien rajoissa kovin kauaa. Ja kun speksien määräämäät rajat ylittyvät tarpeeksi selvästi, niin alkaa tulla datavirheitä.
Toivottavasti olen väärässä, mutta nykytrendin mukainen kellotaajuuksien eksponentiaalinen nousu kuulostaa kyllä kovasti pikakaistalta kohti aikaisempaa lyhyempää muistisirujen käyttöikää, jonka jälkeen alkavat vakausongelmat.
Viivaleveyksien pienentyminen tuntuu aina mahdollistavan myös jännitteiden pudotuksen. En nyt äkkiseltään muista puolijohdetekniikan kursseilta, että miksi näin.
Muistien kohdalla ei ikinä pitäisi puhua kellotaajuuksista, menee liian sotkuksi. Esim "DDR4-3200" muistissa ei ole mitään osaa mikä toimisi 3200 MHz:n kellotaajuudella.
Itse muistien sisäiset kellotaajuudet eivät kasva juurikaan jos lainkaan, vaan sen I/O-puolen nopeus kasvaa ja se saa tehtyä ja haettua enemmän tavaraa per varsinaisen muistin kellojakso. Esimerkiksi DDR4:ssä haettiin 8 sanaa per muistihaku, DDR5:llä 16 sanaa (16n) per muistihaku, molempien varsinainen muistikellotaajuus on suurin piirtein samaa tasoa, mutta siirtonopeudet ja siten raportoidut nopeudet ovat isompia DDR5:llä. DDR3 > DDR4 on ollut tähän asti ainut poikkeus kun tuota ei ole kasvatettu, DDR1 oli 2n, DDR2 4n, DDR3 ja 4 8n ja DDR5 on 16n.
Sitähän sillä ATX12VO:lla suunnitellaan. Intel aikoo julkaista 5 ja 3,3 voltin jännitteet hylkäävän ATX12VO-virtalähdestandardin – io-tech.fi
Eikös tänä vuonna julkaistava amd ole viimeinen joka tukee ddr4?
Ensivuonna julkaistaan ddr5 tukevat.
Roadmappien mukaan 2022 ja kävisi julkaisisykliinkin
Zen 2017 maaliskuu
Zen+ 2018 huhtikuu
Zen2 2019 heinäkuu
Zen3 2020 Q4
Ja sit tulis
Zen4 2022 loppukevät
AMD:n toivoma product cycle lienee 18kk, mut alkuperäisen zenin kiireinen julkaisu ja toisaaltaan tosi pieni zen+ parannus vähän sotki sitä, mutta nyt yhtiö on vakaa ja voi tähdätä siihen
Ohhoh eli pitäisi nyt tai parin vuoden päästä päivittää kone :/
Riippuu ihan koneesta mutta ei sitä muistien takia kannata lähteä päivitteleen vaan sen perusteella riittääkö prosessorissa suorituskyky ja jos ei,niin olisiko samaan kantaan nopeampaa prosessoria tarjolla.
Nykyisillä Prossu/Ram comboilla mennään heittämällä vaikka seuraavat 5v, kyllä tuolta Ryzen puolelta löytyy sen verran ytimiä ja suorituskykyä ettei pitäisi tehojen loppua kesken.
Toki Inteliltäkin niitä löytyy.
Jep nykyinen vain on vuodelta 2012 mutta kaippa se vielä kestää
Eli ilmeisesti Fx83xx ta Fx 6300 Tms.. löytyy.
Kyllähän tuota varmaan alkaa pikkuhiljaa mielellään päivittelemään, joku Ryzen 3600 vois olla aika passeli päivitys ja eronkin jo huomaa.
Suotta sitä Ddr5 muisteja odottelemaan.
No tämä on periaatteessa ihan totta. Ennemmin pitäisi puhua siirtonopeuksista yksiköillä "megasiirtoa sekunnissa" (megatransfers per second, MT/s) tai "gigasiirtoa sekunnissa" (GT/s), mutta nämä eivät oikein ole vakiintuneet yleiseen kielenkäyttöön. "Efektiivisestä kellotaajuudesta" puhuminen voisi kaiketi olla jonkinlainen kompromissi.
GDDRx-muistien suhteenhan kellotaajuus on vieläkin moniselitteisempi termi, koska niissä käytetään muistaakseni ainakin kahta eritaajuista referenssikellosignaalia, jotka taisivat olla 1/2 ja 1/4 "efektiivisestä kellotaajuudesta" eli datansiirtonopeudesta.
Jaa-a, en olisi valmis allekirjoittamaan tätä ihan 100% varmuudella. On ihan mahdollisuuksien rajoissa, että muistien I/O-yksikössä (=muistiväylä-interfacessa) saattaisi olla jotain logiikkaa, joka operoi 3200 MHz:n kellolla. Tämä kellosignaali generoitaisiin muistisirun sisällä paikallisesti vaihelukitulla silmukalla (phase-locked loop, PLL), joka tahdistetaan prossun muistikontrollerilta tulevalla 1600 MHz:n kellosignaalilla.
Olet ihan oikeassa. Minun olisi ehkä pitänyt ilmaista itseäni edellisessä postauksessa selkeämmin… Olin huolissani signaalin integriteetistä ja korkeiden kellotaajuuksien aiheuttamista mahdollisista luotettavuusongelmista nimenomaan siellä I/O-puolella eli lähinnä muistisirujen ja prosessorin välisissä signaalijohtimissa. Toisaalta alhaiset jännitteet voivat synnyttää luotettavuuteen liittyviä haasteita myös ihan DRAM-ytimien tasolla.
Kiinnostavaa sinänsä, ettei prefetch-puskurin kokoa kasvatettu 16 sanaan jo DDR3 –> DDR4 -siirtymän yhteydessä. Toki muistikanavan leveys olisi tuolloin pitänyt puolittaa 32 bittiin (kuten nyt tehtiin DDR5:n suhteen), koska 16n-kokoiset haut 64-bittisessä muistikanavassa johtaisivat 128 tavun siirtymiseen jokaisen muistioperaation seurauksena, mikä on jo liian iso blokkikoko esim. CPU-välimuistin optimaalista toimintaa ajatellen. Jos näin olisi tuolloin toimittu, niin nyt prefetch-puskuria oltaisiin ehkä päästy kasvattamaan jo 32 sanaan, ja tulevissa DDR5-emolevyissä olisi silloin 8 toisistaan riippumatonta 16-bittistä muistikanavaa.
Prefetch-puskuria ei kuitenkaan kasvatettu, vaan sen sijaan kaistanleveyden nosto päädyttiin mahdollistamaan lanseeraamalla bank groupingiksi kutsuttu ominaisuus. Jos olen ymmärtänyt oikein, niin tässä on kyse jostain sen tapaisesta, että siinä missä aiemmin muistipankeilta/DRAM-ytimiltä muistisirun I/O-yksikölle menevät datalinjat olivat yhteisiä kaikille muistipankeille, niin bank groupingin käyttöönoton myötä jokaiselle neljän muistipankin ryhmälle tuli omat datalinjat. (En tosin ole 100% varma tästä.) Voisi olla ihan mieltä avartavaa saada tietää, miksi tällainen ratkaisu nähtiin DDR4:ään siirtymisen yhteydessä parhaana vaihtoehtona.
Missaat sen, että reguloinnin tuonti lähemmäs vähentää transientteja ja häiriötä ja sitä kautta epävakautta tietyllä signaalinopeudella saa alas. Paikallinen regulointi ja säätö mahdollistaa myös paljon kehittyneemmän nopeuden adaptoimisen olosuhteisiin. Esim. vertaa millainen tehon hienosäätö Zen-prosessoreissa on vs 8086. Tuollaisten voltin jännitteiden kuskaaminen pitkin emolevyä on myös ihan pähkähullua. Jännitteen fluktuointi kasvaa aina mitä pienempiin käyttöjännitteisiin mennään. Nykyisillä prosessoreillakin vaihtelu voi olla pari sataa ampeeria yhtäkkiä. Johtimia tarvitaan enemmän, niistä pitää tehdä paksumpia ja virransyöttö on tavallaan pois signaalin kuskaamiseen varatulta tilalta, joka on yksi tietokoneen pääfunktioita.
Kommentoi uutista tai artikkelia foorumilla (Kommentointi sivuston puolella toistakseksi pois käytöstä)
Lähetä palautetta / raportoi kirjoitusvirheestä