Yhtiön mukaan se on saanut ensimmäisen asiakaspiirin 7 nanometrin EUV-prosessilla tape-out-vaiheeseen ja uskoo voivansa aloittaa 5 nanometrin EUV-prosessin riskituotannon jo ensi keväänä.

Tilanne puolijohdevalmistajien vähälukuisilla markkinoilla on tapahtunut viime aikoina huomattavia muutoksia. Intel kärsii jatkuvista ongelmista 10 nanometrin valmistusprosessinsa kanssa, mikä on viivästyttänyt sen käyttöön ottoa jo yli kahdella vuodella, ja GlobalFoundries ilmoitti yllättäen lopettavansa sekä 7 nanometrin valmistusprosessin että EUV:n (Extreme UltraViolet -litografia) kehitystyön.

Kilpailijoiden ongelmat eivät ole hidastaneet kuitenkaan TSMC:tä. Markkinoille on vasta saatu ensimmäiset yhtiön valmistamat 7 nanometrin piirit ja nyt yhtiö kertoo saaneensa ensimmäisen 7 nanometrin EUV:tä hyödyntävällä ”7N+”-prosessilla valmistetun asiakaspiirin tape-out-vaiheeseen. 7N+-valmistusprosessissa voidaan käyttää EUV-teknologiaa maksimissaan neljässä kerroksessa.

7N+-prosessin uutisten lisäksi TSMC uskoo voivansa aloittaa riskituotannon 5 nanometrin EUV-prosessilla jo ensi vuoden maaliskuussa. 5N-prosessilla EUV:tä voidaan hyödyntää maksimissaan 14 kerroksessa, mikä tekee siitä ”täyden EUV-prosessin”.

TSMC:n kertomien lukujen mukaan 7N+ tulee tarjoamaan 6 – 12 % pienempää tehonkulutusta ja 20 % korkeampaa tiheyttä, ilmeisesti verrattuna nykyiseen 7N-prosesiin. 5N:n puolestaan povataan tarjoavan poikkeuksellisen tarkasti 14,7 – 17,7 prosenttia parempaa suorituskykyä samalla, kun pinta-ala pienenee 1,8 – 1,86 kertaisesti. Yhtiön ilmoittavat luvut perustuvat ARM Cortex-A72 -ytimillä tehtyihin testeihin.

Lähde: EETimes Asia

This site uses XenWord.
;