Kiinalaisen SMIC:n käyttöön ottaman N+3-valmistusprosessin kerrotaan vastaavan jo TSMC:n N6-prosessia
SMIC käyttää tuotannossaan ASML:n vanhoja NXT:2000i DUV -skannereita, jotka se on hankkinut ennen pakotteita. Ilman EUV-prosesseja N6-luokan piirien valmistus on kuitenkin monimutkaista ja kallista.
Alphawave IP ja TSMC tuottivat ensimmäiset piirit uudella N3E-valmistusprosessilla
N3E on TSMC:n toisen sukupolven 3 nanometrin luokan EUV-valmistusprosessi ja sen odotetaan olevan huomattavasti varhaisempaa N3-prosessia suositumpi.
Intelin Meteor Lake -prosessoreiden yksityiskohdat vuodossa
Igor’s Lab on saanut käsiinsä tietoja ensi vuonna julkaistavien 14. sukupolven Core -prosessoreiden mobiiliversioista.
TSMC esitteli FinFlex-teknologian N3-valmistusprosesseille
FinFlex mahdollistaa suorituskykyoptimoitujen, keskilinjaa noudattavien sekä tiheys- ja energiatehokkuusoptimoitujen transistorien käytön samassa sirussa.
TSMC kertoi uusista prosesseistaan ja aikaistaa N4:n riskituotantoa kokonaisella vuosineljänneksellä
TSMC:n N4-prosessin riskituotanto käynnistyy nykyaikataululla jo vuoden kolmannella neljänneksellä, kun alun perin sen piti alkaa vasta viimeisellä neljänneksellä.
TSMC kertoi prosessi- ja paketointiteknologioidensa edistymisestä: N5P ensi vuonna, N4 ja N3 vuonna 2022
TSMC:n 5 nanometrin N5-prosessi on jo massatuotannossa ja se saa seuraa ensi vuonna parannellusta N5P-prosessista ja myöhemmin N4-prosessista.
TSMC: 5 nanometrin N5 aikataulussaan, massatuotanto alkaa ensi vuoden ensimmäisellä puoliskolla
TSMC:n mukaan sen N5-prosessin saannot ovat jo nyt riskituotantovaiheessa hyvät.